今天跟前同事吃晚餐, 討論到 chiplet 這個東西, 感覺滿有趣的, 最近想花一點時間來整理. 不過更深入的研究要等我們新 IC Danvers bring up 以後才可以. 剛剛在辦公室玩了一下 Android 12 還跑得滿順的, 把進度寫到月報寄出, 就來 Google chiplet, 順便做個紀錄. 接下來有空再看進階的 UCIE.
Chiplet 的誕生主要考量到單一顆大晶片的良率會降低, 於是把 “traditional monolithic" 這樣的 IC 拆成 4 顆來實作. EPYC 是 AMD 的 server 級 processor. 拆成 4 顆之後. 面積由 777 mm2 長到 852 mm2. 算起來胖了 10%. 下圖取材自 [1].
但 IC 變胖不是天險, 在每顆小 IC 裡面, 我們可以看到 IO, 類比的東西其實是可以抽出來的. 於是乎 4 小 IC 不用長得很像, 而是像拼圖一樣取最大綜效. 下圖同樣取材自 [1], 但是為了避免抄襲太嚴重, 我講一些原來沒有的.
圖片中橘色的部分叫做 CCX (Zen CPU Complex) [2], 多 complex (複雜)呢? 每個 CCX 都有 Core 和 private L2 cache 和 shared L3 cache, 所以 Core+Cache 這樣 CC 地複雜, 就叫做 CCX. 然後也看到一個藍框裡面有白色無限大符號, 那個叫做 Infinity Fabric [3], 這是個 AMD 傳送資料 (Scalable Data Facric) 和控制訊號 (Scalable Control Fabric) 的架構, 可以讓 CPU, GPU, 和其他 IP 互傳. 以上都是 AMD 獨有的術語, 但是概念可以推廣. DDR 就是記憶體的那個 DDR.
然後, 我們又知道 DDR 的特性沒辦法走到最新進的製程 (電容小速度快, 但是電容小充不多), 所以把 DDR 挪到中間去, 用比較舊的製程 (14 nm), CCX 用比較新的製程 (7 nm). 這樣成本據說還可以變成一半. 當然封裝的難度就增加了. 但 chiplet bonding (3D 封裝) 也是最近當紅的技術 [4].
[REF]
- https://www.eettaiwan.com/20210305nt01-amd-shows-its-chiplet-playbooks-at-isscc/
- https://fuse.wikichip.org/news/1177/amds-zen-cpu-complex-cache-and-smu/
- https://en.wikichip.org/wiki/amd/infinity_fabric
- https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/tools/ic-package-design-analysis/chiplets-and-heterogeneous-packaging-are-changing-system-design-and-analysis.pdf
Cash Chou's Blog 